一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200 ns，在下述说法中________是正确的。

A．在200 ns内，存储器能向CPU提供256位二进制信息

B．在200 ns内，存储器能向CPU提供128位二进制信息

C．在50 ns内，每个模块能向CPU提供32位二进制信息

[单选题]采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存取周期为400 ns，在下述说法中正确的是________。A．在400 ns内，存储器可向CPU提供27位二进制信息B．在100 ns内，每个体可向CPU提供27位二进制信息C．在400 ns内，存储器可向CPU提供28位二进制信息

[单选题]一个四体并行的低位交叉编址存储器，每个存储体的存取周期为200ns，总线传输周期为50ns，则连续读取10个存储字需时（）。A.2000nsB.600

[单选题]一个四体并行的低位交叉编址存储器，每个存储体的存取周期为200ns，总线传输周期为50ns，则连续读取10个存储字需时（）。A.2000nsB.600

[单选题]一个四体并行的低位交叉编址存储器，每个存储体的存取周期为200ns，总线传输周期为50ns，则连续读取10个存储字需时()。A.2000nsB.600

[单选题]设存储器容量为32字，字长64位，模块数m=4，存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。用交叉方式进行组织，交叉存储器

[单选题]设存储器容量为32字，字长64位，模块数m=4，存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。用交叉方式进行组织，交叉存储器

[单选题]设存储器容量为32字，字长64位，模块数m=4，存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。用交叉方式进行组织，交叉存储器

[名词解释] 多体交叉存储器

[单选题]用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。C．PU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。A．18B．9C．16D．8

[单选题]若存储器容量为32K×16位，则（）A . 地址线为15根，数据线为16根B . 地址线为32根，数据线为16根C . 地址线为16根，数据线为32根D . 地址线为16根，数据线为15根