数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知）

[主观题]用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）

[多选题] 在用集成计数器进行电路设计时常用的方法有（）。A .级连法B .置位法C .复位法D . D.扩展法

[单选题]计数器就是对数字电路中的脉冲进行计数的部件。它是由触发器构成的。如果按计数器翻转的次序来分类，可把计数器分为（）。A .异步式和加法计数器B .异步式和减法计数器C .异步式和可避计数器D .异步式和同步式。

[单选题]异步计数器设计时，比同步计数器设计多增加的设计步骤是（）。A .画原始状态转换图B .进行状态编码C .求时钟方程D . D.求驱动方程

[问答题] 集成电路设计和分立电路设计相比，有哪些特点？

[单选题]用集成计数器设计n进制计数器时，不宜采用（）方法。A . 置最小数B . 反馈复位C . 反馈预置D . 时钟禁止

[多选题] 用集成计数器设计n进制计数器时，一般采用（）。A .置最小数法B .反馈复位法C .反馈预置D . D.时钟禁止

[主观题]2）用verilog编程，语法要符合fpga设计的要求。（未知）

[问答题] 什么是集成电路设计？

[问答题,论述题] 电路设计的原则有哪些？