VHDL语言中变量定义的位置是（）。

[单选题]VHDL语言中信号定义的位置是（）。A . 实体中任何位置B . 实体中特定位置C . 结构体中任何位置D . 结构体中特定位置

[单选题]在汇编语言中，定义如下变量，其中合法的变量是（）A . _GOB . 4MC . +ONED . AAA

[单选题]在VHDL语言中，不同类型的数据是（）的。A . 可以进行运算和直接代入B . 不能进行运算和直接代入C . 不能进行运算但可以直接代入D . 可以进行运算但不能直接代入

[单选题]在VHDL语言中，信号赋值语句使用的代入符是（）A . =B . ：=C . ＜=D . ==

[单选题]在VHDL语言中，ARCHITECTURE中的语句都是（）执行的语句。A . 顺序B . 并行C . 即可顺序也可并行D . 无法确定

[单选题]关于1987标准的VHDL语言中，标识符描述正确的是（）。A . 必须以英文字母开头B . 可以使用汉字开头C . 可以使用数字开头D . 任何字符都可以

[单选题]Javascript语言中声明变量的方式为（）A . Dim变量B . Var变量C . Rem变量D . Const变量

[判断题] 在C语言中，要求对所有用到的变量作强制定义，也就是“先定义，后使用”。（）A . 正确B . 错误

[单选题]在HTML语言中，用来定义标题的是（）A . <strike>B . <color>C . <hn>D . <marquee>

[单选题]在VB语言中，下列合法的变量名是（）。A . ab34B . ab/cC . 12aD . （aB.